登录注册   忘记密码
设为首页 关于本站 帮助中心
社区首页 > 芯片与器件设计区 > 集成电路设计
查看: 125|回复: 0
上一主题 下一主题

[发布] verilog中在设计中怎么对ram复位时全部赋值为0？

楼主
发表于 2020/8/29 10:41:22 | 只看该作者

在设计时，如果是位宽为1的ram ,可以直接将深度变成位宽的reg型，然后直接赋值，如果是多位宽的，怎么去处理呢？用for循环吗？

验证码
看不清换一张

友情链接

中国半导体行业协会| 中国科学院微电子研究所| 复旦大学微电子学院| 北京大学微电子学研究院| 国家科技部| 工信部| 中国科学院上海微系统与信息技术研究所| 上海微技术工业研究院| 中国宽禁带功率半导体及应用产业联盟 | 西安电子科技大学微电子学院| 电子科技大学微电子与固体电子学院|
帮助中心|情报快讯|行业信息|知识共享|芯华学堂|芯华人才|供求转化|测试分析|芯华社区
京公网备案信息110105000824|京ICP证065412 联系电话：021-31030581 xinhuashe@163.com