登录注册   忘记密码
查看: 71|回复: 1
上一主题 下一主题

[发布] 半导体厂商如何做芯片的出厂测试?

楼主
发表于 2018/9/18 17:09:25 | 只看该作者
例如 Intel 的 i7,苹果的 A6,这样复杂的 IC 要测的功能恐怕很多。
我想得到的困难有
1、BGA 这样的封装,应该不能多次焊接吧,那又如何上电测试呢
2、那么多的功能,真的要写软件一样一样测吗?很费时间吧
求内行
1 楼
发表于 2018/12/19 | 只看该作者

焊接倒不需要,设计出适合BGA一类封装的socket并非难事,比如socket下面是很多顶针构成的阵列,测试时只需要将抓取的芯片往上一压就行。socket是做好的电板,连接到测试机的各个端子,测试机读取预先标号的测试程序,一颗小型的IC几秒钟就可以搞定。

像处理器那种复杂IC功能很多,在芯片设计之初就会考虑到测试的方式, 我也不是很懂,猜想也许是每条指令跑一遍。DFT(design for test)应该就是专门讲这方面的。

测试机器不像前段晶圆制造的机器那么贵,封装厂都是上百台。


正好提到了WAT,CP和FT。我可以再深入讲一点:
WAT: Wafer Acceptance Test,是晶圆出厂前对testkey的测试。采用标准制程制作的晶圆,在芯片之间的划片道上会放上预先一些特殊的用于专门测试的图形,我们叫testkey。这跟芯片本身的功能是没有关系的,它的作用是Fab检测其工艺上有无波动。因为代工厂只负责他自己的工作是无误的,芯片本身性能如何那是设计公司的事儿。只要晶圆的WAT测试是满足规格的,晶圆厂基本上就没有责任。如果有失效,那就是制造过程出现了问题。

CP: Circuit Probe,是封装前晶圆级别对芯片测试。这里就涉及到测试芯片的基本功能了。不同项目的失效,会分别以不同颜色表示出来。失效的项目反映的是芯片设计的问题。

FT: Final test,封装完成后的测试,也是最接近实际使用情况的测试,会测到比CP更多的项目,处理器的不同频率也是在这里分出来的。这里的失效反应封装工艺上产生的问题,比如芯片打线不好导致的开短路。


验证码
看不清换一张