登录注册   忘记密码

由材料分析观点看英特尔14nm/14nm+演进

半导体大厂英特尔(Intel)创始人之一戈登‧摩尔(Gordon Moore)在1965年发表了一篇文章,提出了集成电路上可容纳的晶体管数量,将以每24个月增加一倍的规律发展,这个理论经过数次演变,成为半导体产业界奉为圭臬的“摩尔定律”(Moore’s Law)。


为了使微处理器芯片更有效率地发展,英特尔指出,每一次微缩工艺的更新与芯片微结构的升级,其推陈的时机应该错开,因此于2007年提出Tick-Tock(命名源于钟摆声音)的策略模式,其中Tick代表着一代微处理器芯片“工艺”上的更新,包含工艺升级、缩小面积、降低功率消耗;而Tock则是在来年以Tick的芯片工艺基础,更新其微处理器“架构”,例如导入新特性、新指令以及提升整体效能等。


然而,这样的模式在2016年被英特尔自己打破,起因于14nm之后工艺微缩难度大幅提高,且工艺技术越来越接近物理极限,在此环境下,英特尔被迫修正提出“工艺、架构、优化”(P.A.O.)的新策略模式(如图1所示);而目前英特尔市面上推出的14nm工艺产品,对应这3个世代的微处理器名称分别为Broadwell(P)、Skylake(A)、Kabylake(O)。

TIM截图20170728122918.jpg

图1:英特尔的市场策略模式演进:左为Tick-Tock,右为P.A.O.架构 (数据源:Intel Developer Forum 2016)

此策略另一目的在于试图把目前看似落后的10nm战线拉到2017年下半甚至更久,就在这个10nm工艺大战开始前夕,本文将以材料分析的观点,切入英特尔的14nm工艺技术,进一步分析其架构优化产品14nm以及14nm plus (14nm )两代间的差异。


英特尔为14nm plus工艺调整了部份技术(如图2所示),包括改善鳍片(Fin)的形貌、改变晶体管通道间的应变,以及整合设计与制造等,并宣称整体效能提高了12%。后续国内外许多文章报导中,多半以数据来说明其工艺差异,但这较不易一窥全貌。


近年来材料分析技术日新月异,本文将利用独特的工艺技术制备超薄试片,并以高分辨率的穿透式电子显微镜(TEM)影像分析技术,共同呈现微小的纳米级差异,并以微区的能量散布光谱面分析结果(EDS mapping)为辅助,在图中以不同颜色呈现各种元素,让读者得以连结形貌与成份两者间的关联,从而了解工艺的演进。

TIM截图20170728122959.jpg

图2:英特尔14nm plus工艺改善 (数据源: Intel Developer Forum 2016)


SRAM大小及密度

静态随机存取内存(SRAM)组件的电路结构为6个晶体管(6T)组成,一般而言,4个为储存单元,2个用于控制开关,通称6T SRAM。随着材料开发的演进,越小单位面积的6T SRAM可以在同一尺寸下植入更多的记忆单元,故6T SRAM单元面积通常被视为衡量工艺优劣的重要因子。我们针对高性能SRAM区域进行TEM平面图观察(如图3a、3b所示),比较两代产品的高性能SRAM差异时发现,每单元大小均十分接近,皆落在0.068um2上下,再从EDS成份分析(如图3 c、3d所示)观察,也没有明显的材料更换。比较两者的差异,推测虽然14nm到14nm plus搭载的晶体管数量没有明显更动,但却仍高出12%效能,内部应该有更细微的设计来主导效能的提升。

TIM截图20170728123114.jpg

图3:(a)14nm SRAM区域的TEM影像;(b)14nm plus SRAM区域的TEM影像;(c)14nm SRAM区域的EDS映像图;(d)14nm plus SRAM区域的EDS映像图 (来源:泛铨科技)


内部互连尺寸微缩

虽然SRAM单元面积没有太大的变化,但藉由SEM观察垂直结构变化(如图4所示),可以得知14nm plus在工艺上整体厚度稍微缩减了2~3%,内部互连的各层金属垂直排列更加紧密以提升导线效能,然而这可能导致更严重的寄生电容以及讯号延迟现象,推测英特尔在14nm plus的芯片中调整了介电层材料,或者在介电层中导入空气,有效降低整体介电常数以避免相关问题。

TIM截图20170728123200.jpg

图4:14nm金属内部互连的SEM影像:(a)14nm;(b)14nm plus (数据源:泛铨科技)


FinFET结构与特性

进一步探讨两代工艺的Fin结构进展,高解析的穿透式电子显微镜发挥极佳的解像力,从图5的影像中清楚呈现N信道金属氧化半导体(NMOS)闸极横跨在鳍状硅基板的形貌,并藉量测指出鳍片线宽尺寸间距由8nm缩小到7nm,鳍片高度由42nm提升至46nm,这些改变提高整体有效通道宽度(鳍片与闸极的接触面积),进而提升效能。

TIM截图20170728123235.jpg

图5:(a)14nm与(b)14nm plus平行闸极方向之FinFET结构TEM影像,以及其鳍片间距、线宽与高度之示意图 (来源:泛铨科技)


SiGe组成与应变

另一个值得探讨的项目是硅锗(SiGe)扮演的角色。目前的工艺经常利用SiGe与Si的晶格常数差异产生应变,从而提高载子的迁移率,这使得逻辑组件在相同尺寸下,性能可以得到很大的提升。图6(a)与(b)即是14nm以及14nm plus平行鳍片方向闸极与SiGe部位的STEM影像及其EDS映像图。如果单纯以影像来看,SiGe的面积尺寸并没有太大的变异,但是从成份分析的角度上,可以清楚看到14nm的SiGe应是一个整体结构,成份浓度也呈现均匀现象。有趣的是,14nm plus中的SiGe明显呈现两种不同浓度的份成分布,相信在这个环节中英特尔导入了不一样的工艺方式,推测可以得到更大应变的SiGe,使得载子的迁移率能更有效地提升。

TIM截图20170728123325.jpg

图6:(a)14nm与(b)14nm plus平行Fin方向闸极与SiGe结构,以及其EDS元素分布映像 (数据源:泛铨科技)


闸极大小与形貌

另一方面,根据在图6的观察发现,英特尔在新的工艺中改变闸极形貌,比较两代工艺,14nm plus的闸极深度更深,由原先的V型结构调整成更接近U型深厚扎实的闸极结构,填入钨(W)金属的尺寸深度差距将近2-3倍,即使宽度没有明确的缩减,这样的调整推估亦可有效增加闸极效能。


结语

以材料分析观点观察英特尔14nm Skylake与14nm plus Kabylake发现,在这两代工艺之间存在许多不同之处,工艺上众多细微的更动调整,造就了最后的性能提升。如今,后摩尔定律(Post Moore Law)时代已经来临,工艺微缩将会面临更多的挑战,此时工艺的“验证能力”在这场战争中已是不可或缺的武器,如何精准地在几个纳米的差距中找到差异,绝对是致胜关键;面对更小更困难的工艺,材料分析的技术扮演着至关重要的角色,未来将跟随半导体工艺微缩的脚步,一起见证下一个世代的来临。

您的评论:

0

用户评价

  • 暂无评论