登录注册   忘记密码
设为首页 关于本站 帮助中心

VHDL rom和buffer 换成verilog 语法怎么换

sunchao | 2020/8/22 23:13:48

如题将VHDL 写的rom 转换成verilog 语法写的。要不要加initial 语句


    互动问答

    更多>>

    友情链接

    中国半导体行业协会| 中国科学院微电子研究所| 复旦大学微电子学院| 北京大学微电子学研究院| 国家科技部| 工信部| 中国科学院上海微系统与信息技术研究所| 上海微技术工业研究院| 中国宽禁带功率半导体及应用产业联盟 | 西安电子科技大学微电子学院| 电子科技大学微电子与固体电子学院|
    帮助中心|情报快讯|行业信息|知识共享|芯华学堂|芯华人才|供求转化|测试分析|芯华社区
    京公网备案信息110105000824|京ICP证065412 联系电话：021-31030581 xinhuashe@163.com